А можете сфотографировать кусок разводки к той части разъема, которую предполагается использовать?
Если основная в малом числе земель, то тут буфер с могучим выходом (хорошей скоростью нарастания)...
Тип: Сообщения; Пользователь: vadim_d
А можете сфотографировать кусок разводки к той части разъема, которую предполагается использовать?
Если основная в малом числе земель, то тут буфер с могучим выходом (хорошей скоростью нарастания)...
Тут вопрос цены, доставаемости и корпуса с точки зрения ручной пайки, если недоступен в виде модуля, для любителей "поколхозить"
Четыре земли на дюжину битов - это не так и плохо, попробую...
Не, у них более конкретно, сильная емкостная нагрузка или несколько нагрузок:
Applications requiring the ADC to drive large capacitive loads
or large fan-outs may require external buffers or...
Тут и загрузка не нужна, просто наличие питания I/O нужного банка
Наоборот (питать нашлепку от платы ПЛИС) предлагалось, поскольку их работа требуется только вместе, то мне вот тоже думать о раздельных питальных доменах как-то лениво :)
Ну если так пугают, то может и разориться на буфера :). Там упоминают IBIS model для диодов, можно поглядеть ради интереса. У КМОП буферов обычно схема входов приводится, чаще всего входного диода...
В даташитах обычно рисуют эквивалентную схему входа данных, которая чаще всего соответствует и незагруженной ПЛИС, там как правило входной диод только на корпус, потом резистор, а уже после него два...
Из этих соображений - да, можно поставить, но современные ПЛИС убить "тиристорным эффектом" (как было в древних КМОПных сериях, когда на момент включения питания какой-то пин имел высокий уровень)...
Однозначно не нужны, тех антизвонных резисторов последовательного согласования, что нарисованы, должно с избытком хватить на весь путь сигналов, не такой он и длинный. Если будут мысли завязки опоры...
Если в готовом образе линукса нужно только подменить один файл с прошивкой FPGA части под свою распиновку модуля, то может и проще получится, но не уверен
Да, народ поразвлекается :)
Вроде Сергей что-то писал, тут я тоже деталей не знаю
Такт 60 МГц, синхронные выходы с tCO 2.4 нс, весь период 17 нс - что там выравнивать? Забить на это дело :)
Есть и у других интерес к чему-то, пригодному для построения WEBSDR, хоть затраты и однократные, но цена конечно же в приоритете
А насколько нужен именно линукс, если скрипты тикловские для самого...
А в стартовом меню она отдельно не появляется, и даже на проектный файл при переименовании его в .pro сейчас у меня ругань, надо KiCad обновлять. PCB Editor тоже сообщает, что файл создан более новой...
Думаю, результаты многим будут интересны
То есть оставаться в рамках только SMD сборки одной стороны?
Попробовал открыть, без проектного файла злобная софтина одну только разводку не видит, глубже...
Но их совсем не обязательно ставить вплотную к АЦП, они свой вклад в развязку вносят уже на достаточно низких частотах, поставить 1206, где удобно
А зачем такая экзотика? Чтобы остаться в рамках SMD-шной сборки?
Любой среднепристойный кварцевый генератор на подходящую частоту
Помню, Геннадий жаловался на сильную помеху по питанию от какого-то DDC, там похоже почти все внутри бегало на частоте в 1/4 исходного такта. Во времена технологии 180 нм довелось принять участие в...
Может сделать платку генератора для вставления между модулем AD9266 и QMTECH? Или все равно придется что-то и на них колхозить?