Последний раз редактировалось avbelnn; 17.09.2016 в 22:21.
Проверяйте... fir=47, выход - 63.
Что-то оптимизатор компилятора забил на мои проблемы скорости.
И что там со щелчками.
В смысле? Появился? Появился а потом остановился?Звук встал
Щелчки слышал... дальше уменьшать порядки фильтов? Понятно, что что-то сломалось (я это и у себя могу воспроизвести - на STM32F746 более чем 98 перестал нормально работать... Разбираться с этим буду, наверое, не сейчас...
Genadi Zawidowski, упс, ошибся
У меня даже меньше - 7700 лог элементов, это 75%. Можно попробовать фильтра засунуть.
Но мне кажется, увеличение K децимации было бы более гармоничным решением.
Это была плата отсюда http://www.srl-llc.com/. Отличается тем, что там только приёмная часть и загрузка прошивки в FPGA возможна только через ethernet. Кроме того, были доступны схемы и исходники прошивки FGA (старой версии) - я смог подсмотреть, что и как делается. И у меня была возможность её заполучить для эксперементов, до того как я начал делать платы с DAC, ADC, процессором и FPGA под свои нужды.
Как любой программист, для вылова ошибок хочу на большем числе пользователей и конфигурация тестировать свой проект. Потому есть мысль - используя два довольно распространенных аппаартных блока получить автономный SDR трансивер, который многим пользователям может быть интересен как игрушка.
Последний раз редактировалось Genadi Zawidowski; 19.09.2016 в 07:18.
Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)