А если серьезно , то это как возможно или нет?
Из IP-блоков в проекте только память, ну и верх на схематике нарисован - переделать на верилог за часок можно. В принципе, вопрос решаемый, где-то в проектах у меня такая штука валяется (честно найденная на просторах инета), собирается в виде памяти как под цыклон, так и под спартан.
Приветствую всех. Заинтересовала тема, но с ПЛИС ранее не имел дело... Установил под WIN7 32 Квартус-11 и открыл проект. Подскажите, пожалуйста, что нужно делать дальше, по-шагово, чтобы прошить Альтеру. Демо борды и USB бластера нет, но заказать - не проблема. Пока, хотелось бы, в принципе, знать последовательность действий.
С уважением.
TC. СПС
Добавлено через 8 минут(ы):
ЗА ЧТО ВАДИМ
Последний раз редактировалось labuda51; 03.02.2017 в 21:59.
На Вашей плате установлен XC3S250E,у него нету PLL.Генерить частоты (90MHz,20MHz,48MHz и т.д.)придётся либо делением тактовой,либо ещё как и LE всего лишь 5508.В ISE как и в Quartus Top Level может быть как в графике,так и в другом виде.Все блоки и так опИсаны на верилоге или vhdl.Если применительно для данного проекта,то хотя бы на XC6SLX9.Вот пример:http://we.easyelectronics.ru/Radio/p...opriemnik.html
В Quartuse вкладка tools->programmer->выбираете mode и файл.Usb blaster конечно должен быть установлен.
Спасибо от R3AZ
ЗАЧЕМ ВЫ НЕ ПРАВЫ
Спасибо.Будем вникать, учить, пробовать.Тема заинтересовала.
Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)