DIY SDR DDC "на коленке", или конструкция выходного дня из модулей с Али

[TSTEOK]

Жаль что тема скончалась

[R2RBN]

Жаль что тема скончалась

Наоборот, продолжилась.

[andrewkrot]

Всем здравствуйте! Решил вот переделать проект приемника TRX на Xilinx по причине его наличия и отсутствия платы с Altera. И возникло у меня несколько вопросов к автору по поводу частот и децимации, а именно:
1. После всех децимаций CIC фильтрами на выходе имеем поток 2 х 24 бита х 192 кНz. Здесь все понятно, коэф. децимации 500. В модуле serializer данные обрезаются до 16 бит и должны по байту выдаваться в модуль памяти для записи. Т.е байты должны передаваться с частотой 192х4=760 кБайт/сек. А в проекте на вход clk модуля serializer подается 384 кГц.. Таким образом на выходе сериализатора присутствуют данные только одного канала I/Q. Поясните плз если не трудно, что я не так понимаю..

[EU1SW]

1. После всех децимаций CIC фильтрами на выходе имеем поток 2 х 24 бита х 192 кНz. Здесь все понятно, коэф. децимации 500.

FIR имеет коэффициент децимации 2, таким образом общий коэф. децимации равен 1000.
в первом посту так и написано

поток данных децимируется до семплрейта 96 кГц...

[andrewkrot]

Да, это так, но сигнал out_ready приемника имеет свое начало от сигнала cic_outstrobe_2. т.е. частота там 192 кГц, а должна быть по идее 96 кГц... Сути это не меняет - в озу попадают данные только одного канала I/Q, или в одном 16 бит слове один полубайт из I, а второй из Q. Логичнее наверное out_ready формировать из decim_avail FIR модуля. Если у FIR децимация 2, то тогда все будет правильно. Поправьте меня, если я не прав.

[EU1SW]

Если честно - 2 года прошло, как я этим занимался, вспоминать почему было сделано именно так - долго и не нужно, и вероятно это мог быть какой то workaround
сделайте как считаете нужным, тем более Xilinx, не альтера, другие задержки, другое все

[andrewkrot]

Спасибо, все понятно. Самому не нравится заглядывать в старые проекты. Но иногда приходится, и часто появляется просветление

[EU1SW]

Да, согласен, возможно тот самый случай )

[ivanovgoga]

есть одна просьба, Нужно изменить прошивку, ту что в начале темы под AD9226. Я поковырял ее, но знаний не хватает видать. Если у знатока будет время, был бы благодарен. Плисина на 6 кило есть под рукой. Заказал на 22 кило, но она будет месяца через два, а хочется сейчас.

[ancient]

Коллеги, добрый вечер. Доводилось ли кому-то адаптировать проект под другую микросхему АЦП? У меня есть фирменная AD6640ST девплата, у этого АЦП отсутствует выход переполнения, и она максимум 60-мегагерцовая