Уважаемые посетители! Форум CQHAM.RU существует исключительно за счет показа рекламы. Мы будем благодарны, если Вы не будете блокировать рекламу на нашем Форуме. Просим внести cqham.ru в список исключений для Вашего блокировщика рекламы.
Страница 150 из 169 ПерваяПервая ... 50100140147148149150151152153160 ... ПоследняяПоследняя
Показано с 1,491 по 1,500 из 1686

Тема: DDC/DUC трансивер с интерфейсом Ethernet из модулей с Али

  1. #1

    DDC/DUC трансивер с интерфейсом Ethernet из модулей с Али

    EU1SW
    В этой теме предлагается конструкция SDR трансивера из готовых модулей на основе исходных кодов OpenHPSDR & Hermes-Lite, протокол обмена совместим с
    Hermes, управляющая программа PowerSDR mRX PS, проект предоставляет функционал "один приемник с обзором 192 кГц + один передатчик" в полном дуплексе, совместим с программой HermesVNA с функционалом векторного анализатора.

    Скрытый текст

    Основные компоненты: демоплата Altera Cyclone IV EP4CE10, демоплата AD6645 14 бит АЦП, ЦАП - 14 битный DAC904e, модуль PHY Ethernet на чипе LAN8720, из необязательных компонентов - УВЧ на BFG591, ДПФ.
    Для тактирования применен внешний CMOS КГ 96 МГц, который непосредственно распаян на плате АЦП и питается от собственного стабилизатора 3,3 В. FPGA PLL используется для внутреннего тактирования. Плата АЦП модифицирована, установлен антиалиас LC фильтр 35 МГц и трансформатор 1:2. Кш приемника без преампа порядка 30 дБ, с преампом на BFG591 - лучше 8 дБ.
    С нонейм КГ 96 МГц RMDR в 10 кГц порядка -120 дБ, IMD3 на выходе ЦАП лучше -70 дБ dBc на всех КВ диапазонах, спуры и прочий мусор - лучше -80 dBc, выход ЦАП - +5 дБм.
    Предусмотрен вывод демодулированного аудио непосредственно из железа, для минимизации задержек, реализация дельтасигма ЦАП, внешний кодек не нужен, наушники непосредственно с пинов ПЛИС через цепочку из ВЧ дросселя + электролит, отсечь постоянку.
    Распиновку лучше сразу смотреть в архиве проекта, там же и готовые файлы .sof для текущей распиновки, для постоянной прошивки нужно конвертировать в .jic
    Единственный нюанс с пинами, так как входом PLL могут быть только специально предназначенные для этого пины, один из них - 23-й уже занят тактовым генератором 50 МГц, но формально он не нужен, поэтому можно либо отпаять генератор и подать DRY с АЦП на этот 23-й пин, скорректировав проект, либо подать на 24-й, на обратной стороне моей платы есть площадка для второго генератора, именно на ней и выведен 24-й пин.

    Возможен вариант использования как 2 независимых приемника с полосой 96 кГц, с одним либо 2-мя АЦП.


    UPDATE 02.01.18

    Скрытый текст

    Добавлен код формирования огибающей CW непосредственно в FPGA
    Самоконтроль CW в наушниках, подключенных к FPGA
    Управление реле преампа от значения аттенюатора Гермес, аттенюация больше -20 выключает реле
    З.Ы. пины по умолчанию изменены для совместимости с платой, перепаяной на 22к ПЛИС, измените под свою распиновку




    Обновление от 10.02.2018

    Hermes_Lite_22k_CW_s idetone_fix192_cwkey _input_tune_out_powe r_control.zip

    Скрытый текст

    Обновление для 22k
    Расширеные кордики RX/TX (low spurs)
    Фиксированный выходной рейт 192 кгц
    2RX+ 1TX
    cwkey input - вход для вертикального ключа или датчиков CW, semi break, время задержки ptt выставляется в powersdr
    активное состояние - пин на массу, поэтому сразу рекомендую в целях сохранности входов ПЛИС цеплять транзисторный оптрон, а светодиод либо подтягивать к плюсу, если у вас ключ, либо выход датчика с ОК, либо соответственно на массу, если ваш датчик выдает логический уровень.
    Аналогично поступить и со входом ptt_in.
    tune output - выход индикации режима tune, в powersdr необходимо включить опцию apollo (tnx rolin)
    регулировка выходной мощности в режиме Гермес, будет работать как регулировка с передней панели софта, так и калибровка в сетапе по диапазонам.
    DAC_ALC - шимированный выход 0-3,3 вольта
    На выходном пине ПЛИС монтируем делитель, например 4,7 и 3 кОм, что бы привести верхнюю границу к опорному ЦАП 1,25 вольта, и фильтрующую емкость.
    Изменения в обвесе DAC: пин
    INT/EXT (16) поднять с массы и подключить к аналоговому плюсу DAC, сигнал с выхода делителя подать на референсный вход REFIN (17), вход высокоомный, дополнительная блокировка по ВЧ будет не лишняя.
    Не забудьте пожалуйста расставить пины согласно своего хардверного дизайна.
    todo: аудиокодек, медленный АЦП


    Обновление от 11.02.2018
    Hermes_Lite_22k_CW_s idetone_fix192_cwkey _input_tune_out_powe r_control_WM8731_OK. zip

    Скрытый текст

    Обновление для 22k (Tnx Василий UR5KIM! за тестирование и багфикс )
    Теперь микрофон и наушники на борту
    аппаратный I2S кодек Wolfson WM8731, использовалась платка с Али наподобие такой https://ru.aliexpress.com/item/FREE-...674210328.html
    требует доработки, нужно поднять 2 ножки, для перевода контрольного интерфейса в режим SPI
    Для совместимости параллельно оставлен текущий код дельтасигма модуляторов для наушников из предыдущих версий
    О доработке немного позже
    Пожалуйста не забывайте выставлять распиновку в соответствие со своей хардверной конфигурацией.


    Обновление от 16.04.2018, полный фарш от Сергея

    Вложения


    Скрытый текст

    Апдейты для обоих плат,
    в версию 10К включены все последние обновления, увеличена раскачка в телеграфе, вместо отдельного выхода на наушники теперь там живет кодек, ШИМ выход на наушники пришлось убрать, ибо не компилировалось, и больше туда все... )
    в обоих прошивках MCP3202 активен, название сигналов согласно схеме, проверяйте распиновку всех сигналов согласно вашему монтажу, компилируйте и наслаждайтесь отличным приемом )

    Добавлено через 12 минут(ы):

    для того, что бы поправить, в файле hermes_lite_core.v ищем кусок текста, и соответственно убираем палки // где надо, и добавляем где не надо
    Код:

    Код:
    //// w/o slowADC 
    //assign AIN1 = 0; 
    //assign AIN2 = 0; 
    //assign AIN3 = 0; 
    //assign AIN4 = 0; 
    //assign AIN5 =  200; 
    //assign AIN6 = 1000; 
    //// end      
    
    //// ADC78H90CIMT 
    //Hermes_ADC ADC_SPI(.clock(pll_12288), .SCLK(ADCCLK), .nCS(nADCCS), .MISO(ADCMISO), .MOSI(ADCMOSI), 
    //                   .AIN1(AIN1), .AIN2(AIN2), .AIN3(AIN3), .AIN4(AIN4), .AIN5(AIN5), .AIN6(AIN6));   
    //// end     
    
    //// MCP3202 tnx N7DDC 
    Angelia_ADC ADC_SPI(.clock(IF_CLRCLK), .SCLK(ADCCLK), .nCS(nADCCS), .MISO(ADCMISO), .MOSI(ADCMOSI),                    
    .AIN1(AIN1), .AIN2(AIN2)); 
    assign AIN3 = 0; 
    assign AIN4 = 0; 
    assign AIN5 =  200; 
    assign AIN6 = 1000; 
    //// end   
    
    //// MCP3204 
    //Angelia_AD4 ADC_SPI(.clock(IF_CLRCLK), .SCLK(ADCCLK), .nCS(nADCCS), .MISO(ADCMISO), .MOSI(ADCMOSI), 
    //                   .AIN1(AIN1), .AIN2(AIN2));
     //assign AIN3 = 0;
     //assign AIN4 = 0; //assign AIN5 =  200; 
    //assign AIN6 = 1000; 
    //// end







    Информация от RX3QFM
    Добавлен хелп по работе с Quartus (версия 15.0 Web Edition) и программированию FPGA





    Информация от UR5KIM
    Схемы и рисунки печатных плат модуля усилителя ВЧ приемника и модуля ЦАП передатчика.

    Скрытый текст

    Файлы корректировались мною после изготовления плат для устранения замеченных недостатков, так что возможно чего-то не учел. Но, надеюсь, что все нормально.
    Схемы в spl, а печатные платы в lay6 форматах. На всякий случай прикладываю файлы схем в графическом виде, а рисунки печаток в pdf файлах. За масштаб при их распечатке не ручаюсь.
    В схеме DAC модуля нарисовано два варианта подключения питания аналоговых узлов микросхемы DAC904E - 3,3 Вольта или 5 Вольт. Эти цепи нарисованы штриховой линией. На печатной плате это подключение нужно сделать, запаяв соответствующую ферритовую бусину. Одновременно должна быть запаяна только одна бусина из двух, помеченных красной точкой на рисунке платы в файле формата lay6!
    Печатки довольно простые, но для облегчения монтажа при наведении указателя мышки на любой элемент в программе SprintLayout подсвечивается номинал этого элемента.
    Платы двухсторонние. Нижняя сторона сплошная фольга, которая используется как общий провод. Она зенкуется в нужных местах под выводы разъемов и перемычки, которая есть на плате усилителя. Подключение элементов к нижнему слою фольги производится короткими отрезками провода или монтажными пистонами, которые пропаиваются с двух сторон платы.
    При изготовлении плат способом ЛУТ рисунки нужно печатать зеркально.
    Подключение микросхемы ЦАП к выводам Альтеры должно соответствовать вашему варианту компиляции программы. Я указал на схеме свой.
    Что непонятно - спрашивайте, постараюсь ответить.






    От RA4UKL. Update 02.01.18
    Желающим собрать плату ADC самостоятельно, пост. Схема даташитная, плата обновлена.




    Комментарий модератора

    1. UN7RX:
    2. Всех предупреждаю - авторские ветки на CQHAM будут модерироваться предельно жестко. Если вам что-то не нравится, вы в них просто не заходите, а за наезды на авторов будут баны вплоть до пожизненных. Никаких шуток!
    Последний раз редактировалось UN7RX; 08.04.2019 в 19:57.
    73! Сергей



  2. #1491

    Регистрация
    05.03.2015
    Адрес
    Симферополь
    Сообщений
    157
    Позывной
    R7KGA
    Судя по герберам это двухслойка
    de R7KGA Андрей, 73!

  3. Спасибо от Lazy

  4. #1492
    Аватар для UN7JID
    Регистрация
    10.07.2007
    Адрес
    Усть-Каменогорск
    Сообщений
    360
    Позывной
    UN7JID
    Тогда другой вопрос... А в формат .lay это перевести возможно?
    Не стреляйте в пианиста-он играет как умеет!!! Валерий. 73!

  5. #1493

    Регистрация
    07.08.2006
    Адрес
    KO91OO
    Сообщений
    198
    Позывной
    RX3QFM
    UN7JID Валер, сходи на сайт "Diptrace", скачай последнюю версию. Они раздавали бесплатный ключ на 1000 узлов нетлиста и 2 слоя платы. Если не найдешь напиши мне в скайп. Единственное формальное условие - русскоязычный Windows. Программа в сто раз удобнее чем SprintLayout. После Picad от силы час на освоение уйдет.
    73! Владимир.

  6. Спасибо от UN7JID

  7. #1494
    Цитата Сообщение от UN7JID Посмотреть сообщение
    Тогда другой вопрос... А в формат .lay это перевести возможно?
    В Sprint Layot есть функция импорта из гербер, вчера попробывал , нормально получается на экране. Проверять нет желания, не под мою плату ПЛИС.
    Удачи, Живите долго и счастливо. 73!

  8. Спасибо от UN7JID

  9. #1495
    OFF.
    Может у кого есть лишняя AD6645-105? Сгорела, срочно нужна...

  10. #1496

    Регистрация
    25.09.2006
    Адрес
    Москва
    Сообщений
    180
    Позывной
    rv3bj
    Lazy, Спасибо за выложенную информацию. Позвольте выложить пару рекомендаций по использованию системы сквозного проектирования, которой является Diptrace.
    Чтобы избежать ошибок неправильной или неполной разводке платы необходимо делать ее верификацию. Для этого в диптрейсе предусмотрены все средства. После разводки платы надо запускать опцию Verification/Check design rules (нажав клавишу F9) - здесь на вашей плате все в порядке.
    Далее надо запустить Verification/Check Net Connectivity. На вашей плате сразу появляются недоразведенные цепи. +5 Vd и 3V3. После этого желательно запустить опцию Verification/Compare to Schematic, указав ссылку на файл схемы. Если во всех случаях не появятся сообщения об ошибке, то можно не беспокоясь отдавать герберы в производство. Ошибки в изделии могут появиться только из-за ошибок в схеме.
    Наличие этих опций и существенно отличает Diptrace от Sprint Layout.

  11. Спасибо от Lazy

  12. #1497
    rv3bj, совершенно верно, абсолютно справедливые замечания.
    Чем и хороши системы сквозного проектирования типа DipTrace, что при правильном их использовании схема и плата всегда совпадают.
    При проектировании этой платы все верификации всегда проверялись как можно чаще. Design Rules были настроены согласно правил изготовителя ПП и разводка сделана с их учетом. А вот с Check Net Connectivity есть досадная проблема, - недостаток DipTrace в том, что нельзя указать, что некоторые цепи соединены "извне", виртуально (хотя, возможно, я просто не знаю как), как и получилось в случае с +5 Vd и 3V3. Эти сигналы присутствуют на паре разъемов, и соединяются уже на плате модуля Altera и разводить их на плате было лишним, хотя и не невозможным .

  13. #1498

    Регистрация
    03.01.2017
    Адрес
    Белгород
    Сообщений
    1,208
    Записей в дневнике
    1
    Lazy,
    Спасибо за проделанную и очень не малую работу!!!
    А у Вас небыло мыслей развести непосредственно на плате модуль АЦП ad6645 и аудио кодек?

  14. #1499
    и началось в колхозе утро...
    Радиотестер вы мой дорогой, как разберетесь где зеркалка у маламута находится, так собирайте Гермес, HiQSDR, одиссей1/2... там уже все сделано как Вы любите, и есть "готовые пичатки"
    И очки купите, достали уже... Название темы видно?
    Есть идей гора - открываете тему и творите, разводите, просите
    Последний раз редактировалось EU1SW; 08.03.2019 в 07:37.
    73! Сергей


  15. #1500
    Цитата Сообщение от EU1SW Посмотреть сообщение
    И очки купите, достали уже... Название темы видно?
    Название темы "DDC/DUC трансивер с интерфейсом Ethernet из модулей с Али"
    Далее пояснение "В этой теме предлагается конструкция SDR трансивера из готовых модулей
    на основе исходных кодов OpenHPSDR & Hermes-Lite".

    Вопрос, можно ли собрать работающую конструкцию без доработки модуля АЦП?
    На фото сделанных конструкций видно, что модуль АЦП дорабатывается.
    Сам автор в первом сообщении об этом умалчивает.
    Непонятно, это не важно и модуль и так работать будет,
    или, всё таки, он требует обязательной доработки?
    Тогда, соответствует ли название темы?

Страница 150 из 169 ПерваяПервая ... 50100140147148149150151152153160 ... ПоследняяПоследняя

Информация о теме

Пользователи, просматривающие эту тему

Эту тему просматривают: 2 (пользователей: 1 , гостей: 1)

  1. Svi2000

Похожие темы

  1. DIY SDR DDC "на коленке", или конструкция выходного дня из модулей с Али
    от EU1SW в разделе Software Defined Radio (SDR), Digital Radio Mondiale (DRM)
    Ответов: 727
    Последнее сообщение: 28.02.2019, 13:38
  2. Бюджетный DDC/DUC
    от Слесарь в разделе Software Defined Radio (SDR), Digital Radio Mondiale (DRM)
    Ответов: 74
    Последнее сообщение: 14.08.2016, 23:44
  3. Бюджетный DDC/DUC
    от Слесарь в разделе Технический кабинет
    Ответов: 3
    Последнее сообщение: 10.08.2016, 13:19
  4. SDRstick UDPSDR-HF1/2 DDC+DUC
    от Windk в разделе Software Defined Radio (SDR), Digital Radio Mondiale (DRM)
    Ответов: 55
    Последнее сообщение: 17.09.2013, 21:50
  5. Очередной DDC/DUC трансивер MakSDR
    от makkosik в разделе Software Defined Radio (SDR), Digital Radio Mondiale (DRM)
    Ответов: 27
    Последнее сообщение: 30.08.2012, 10:17

Метки этой темы

Ваши права

  • Вы не можете создавать новые темы
  • Вы не можете отвечать в темах
  • Вы не можете прикреплять вложения
  • Вы не можете редактировать свои сообщения
  •