Бюджетный двухканальный модульный DDC/DUC КВ|УКВ ПЧ

[EU1SW]

В продолжение темы http://www.cqham.ru/forum/showthread...-%F1-%C0%EB%E8 бюджетных модульных трансиверов предлагается вариант исполнения на основе модуля содержащего 2 канала АЦП AD9226, 12 битный АЦП, 65 М.
Пример https://ru.aliexpress.com/item/FREE-...563131271.html
Для постепенного расширения, с целью снизить первоначальные затраты и порог вхождения возможна комплектация двумя одноканальными модулями https://ru.aliexpress.com/item/RS485...827169756.html
Степень и глубина доработки модулей зависит от степени и желания дорабатывающего, для старта достаточно выпаять входной резистивный делитель, и на освободившиеся пятаки запаять ФНЧ 30 МГц третьего порядка и его нагрузку 50 Ом, для согласования с антенной, для приема 160-80-40 этого более чем достаточно. Без доп. УВЧ, при использовании полноразмерных антенн, на 40 метрах обычный эфирный шум диапазона в тихой сельской местности превышает уровень шумов АЦП на 1-2 балла шкалы S-метра. WSPR, JT - без проблем. Вещалки не мешают.
В продвинутом варианте вся входная часть заменяется на ФНЧ, и трансформатор 1:2, согласно даташита, за счет исключения ОУ понижает шум АЦП еще балл.
Базовый модуль ПЛИС Альтера Циклон 4 обьемом 22К ячеек
Пример https://ru.aliexpress.com/item/FPGA-...834586200.html
Для загрузки прошивки необходим USB-Blaster, для тех, у кого нет, возможен комплект https://ru.aliexpress.com/item/FPGA-...834582202.html
Сетевой обмен последством модуля PHY 100Мбит
пример https://ru.aliexpress.com/item/Lan87...673201037.html
Набортный ввод/вывод аудио - модуль WM8731
пример https://ru.aliexpress.com/item/FREE-...674210328.html
Доработка модуля описана здесь http://www.cqham.ru/forum/showthread...=1#post1497262
Опорный генератор 122,88 МГц, возможны варианты установки CMOS или PECL, ПП предполагает возможность задействовать внешний источник опорной частоты, Гиацинт, к примеру, тут возможны варианты, я еще не определился, в текущей прошивке не поддерживается.
Модули тактируются половинный значением опорной, т.е. 61,44 МГц, ЦАП - полной скоростью
TX ЦАП DAC904 или AD9744 (для 9744 25-й пин соединить с 26-м капелькой припоя)
Текущая прошивка поддерживает выходной рейт 48/96/192/384, 2 независимых RX, 1 TX, регулировку мощности, набортное аудио, формирование огибающей CW и самоконтроль в ФПГА.
В архиве исходники и файлы прошивки под приложеный lay.
На ПП разведен буферный каскад на BFG591, можно использовать в зависимости от сферы применения, как буфер опорника для смесителей трансвертеров, либо как буфер выхода ЦАП (перемычка из тонкого коаксиала).
Выход ЦАП можно паять под свои нужды, либо трансформатор, либо просто резистивная нагрузка, в зависимости от того, какой уровень выхода нужен, на резисторах -10 дБм, с трансформатором до +5-6 дБм
Разводил под VCXO с выходом PECL, прислали CMOS, в общем все запаивать не нужно, руководствуйтесь здравым смыслом и схемами из предыдущей темы. В ПП сделаны вырезы под разъем PHY и разъем программирования ФПГА. Доработки разводки, с условием последующей публикации в теме, естественно приветствуются.
Для примера компоновки фото плат и "бутерброда", АЦП не показан, расположен на шлейфе, на плате трансвертеров 144.
На шлейфе естественно можно подключить и AD6645, с прошивками из предыдущей темы, откорректировав распиновку, освободившиеся пины вторым шлейфом завести на плату коммутации ДПФ.
Исходные коды и разводка ПП представлены "как есть" и могут использоваться с любыми целями, в пределах исходных лицензий, развитие ведется автором в свободное время, претензии по недостатку функционала/"не так должно работать" не принимаются

Квартус у меня 15.0 не изменился с предыдущего проекта, ответы на многие вопросы можно попробовать сначала посмотреть по ссылке в начале поста, используя предыдущую тему как ФАК

Дополнение для этого модуля:


Описание модификации от Сергея, пост 82.
----------------------------------------------------------------------------------------

Комментарий модератора

1. UN7RX:
2. Всех предупреждаю - авторские ветки на CQHAM будут модерироваться предельно жестко. Если вам что-то не нравится, вы в них просто не заходите, а за наезды на авторов будут баны вплоть до пожизненных. Никаких шуток!

[EU1SW]

впихнуть 4х канальный. Надо будет подумать о 8 канальном.

тама в мануале пишут конечно про 2 аналоговых юзер инпута, но я пока не нашел, где они могут использоваться, по факту 4 канала актуально, и даже 2 достаточно, падающая и отраженная с детектора
а MCP3208 - потому что в нашем в чипедипе они есть, в актуальном коде передается 6 каналов.

[EU1SW]

Коллеги, нужна практическая помощь, есть один интересный кейс, для проверки нужен оригинальный гермес/анжелия/орион. Кто имеет в наличие прошу отозваться.
Времязатраты на проверку минимальные, нажать несколько кнопок и отписаться о результатах.

[eu2av]

Сергей Привет! Если подойдет могу посмотреть на своем Гермес (прошивка протокол-2).

[EU1SW]

Привет! Нет, Тhetis не подойдет.

[RV3DLX]

Серей, здравствуйте! У меня есть Гермес. Скажите, что нужно посмотреть.
Юрий.

[EU1SW]

Добрый день!
Юрий, написал в личку, скрины в скайп сбросил
Заранее спасибо! )
2 All, Юрий проверит, опубликую тут эти приколы, немножко подождите )

[EU1SW]

Во вложении архив для версии плат 0.3 программная регулировка вых. мощности
так же используйте инфу из постов http://www.cqham.ru/forum/showthread...=1#post1733066
http://www.cqham.ru/forum/showthread...=1#post1729373
и более ранних
что бы использовать на версии 0.5 нужно в файле hermes_lite_core.v удалить след.строки

Скрытый текст

always @ (negedge CLK_122)
    DAC_out_temp <= C122_cordic_i_out[13:0];


reg [7:0]IF_Drive_Level_buf;


always @ (negedge CLK_122)
IF_Drive_Level_buf <=IF_Drive_Level;


reg signed [21:0]DAC_out_mult;
reg signed [13:0]DAC_out_temp;


always @ (posedge CLK_122) 
    DAC_out_mult = $signed({1'b0, IF_Drive_Level_buf}) * DAC_out_temp;


always @ (negedge CLK_122)
    DAC_out <= DAC_out_mult[21:8]+14'd8191;

и вместо них вписать

Скрытый текст

always @ (negedge CLK_122)
    DAC_out <= C122_cordic_i_out[13:0]+14'd8191;

выход внешней шины прописан в файле Hermes_Lite_SDK.v как userout_mux

Скрытый текст

assign userout_mux[0]=SPI_SDO;
assign userout_mux[1]=SPI_SCK;
assign userout_mux[2]=SPI_STROBE;
assign userout_mux[3]=clock;
assign userout_mux[4]=LE;
assign userout_mux[5]=ADF_out;
assign userout_mux[6]=tune;

если все это излишне, комментируем или удаляем, оставляем вместо этого лишь

Скрытый текст

assign userout_mux =  = userout;

для будущей версии 0.6 дополнительно нужно будет отвязать сигналы clock ,LE, ADF_out от выводов шины userout_mux, прописать как внешние и назначить их на пины, разведенные на адфку, на освободившиеся 3 сигнала назначить userout[4], userout[5], userout[6]
сигнал CTRL_TRSW - активная 1 для PTT_out, при включенных режимах трансвертера
назначение бит шины SPI указывается тут

Скрытый текст

/ 32-bit Alex data word sent to  hardware via SPI bus...configured to send bit 31 first, 
// IC and pin # refers to Mk II PA/filter board component labels
//assign C122_Alex_data = {
always @  (posedge CLK_122)    
begin
    C122_Alex_data <= {
    
    // 
    Orion_atten[4],                             // 
    Orion_atten[3],                                // 
    Orion_atten[2],                                // 
    Orion_atten[1],                    // 
    Orion_atten[0],                            // 
    CTRL_TRSW,                                // 
    C122_TR_relay,                        // 
    C122_Rx_1_out,                    // 
    C122_Rx_1_in,                            // 
    C122_Rx_2_in,                // 
    CTRL_RXSW,                    // 
    Orion_atten2[4],                    // 
    Orion_atten2[3],                // 
    Orion_atten2[2],                    // 
    Orion_atten2[1],                    // 
    Orion_atten2[0],                                // Y


    //    
    C122_HPF[7],                                
    C122_HPF[6],        
    C122_HPF[5],                                
    C122_HPF[4],                    
    C122_HPF[3],                     
    C122_HPF[2],                                
    C122_HPF[1],                    
    C122_HPF[0],                
    C122_ANT2,                            
    C122_ANT3,                    
    C122_LPF[5],                    
    C122_LPF[4],                    
    C122_LPF[3],                
    C122_LPF[2],                    // 
    C122_LPF[1],                    // 
    C122_LPF[0]                                 // 
    };
end

Добавлено через 20 минут(ы):

вариант ацп для КСВ прописываем тут
вариант для MCP3204 не уверен что рабочий, лучше его не использовать вообще
проверенный MCP3208 означен как Orion_MCP
так же проверены ADC78H90CIMT и MCP3202

Скрытый текст

////// w/0 adc
assign AIN1 = 10;
assign AIN2 = 30;
assign AIN3 = 0;
assign AIN4 = 0;
assign AIN5 =  200;
assign AIN6 = 1000;
////// end


////// ADC78H90CIMT
//Hermes_ADC ADC_SPI(.clock(pll_12288), .SCLK(ADCCLK), .nCS(nADCCS), .MISO(ADCMISO), .MOSI(ADCMOSI),
//                   .AIN1(AIN1), .AIN2(AIN2), .AIN3(AIN3), .AIN4(AIN4), .AIN5(AIN5), .AIN6(AIN6));  
////// end




//// MCP3202 tnx N7DDC
//Angelia_ADC ADC_SPI(.clock(IF_CLRCLK), .SCLK(ADCCLK), .nCS(nADCCS), .MISO(ADCMISO), .MOSI(ADCMOSI),
//                   .AIN1(AIN1), .AIN2(AIN2));
//assign AIN3 = 0;
//assign AIN4 = 0;
//assign AIN5 =  200;
//assign AIN6 = 1000;
//// end


//// MCP3204
//Angelia_AD4 ADC_SPI(.clock(IF_CLRCLK), .SCLK(ADCCLK), .nCS(nADCCS), .MISO(ADCMISO), .MOSI(ADCMOSI),
//                   .AIN1(AIN1), .AIN2(AIN2));
//assign AIN3 = 0;
//assign AIN4 = 0;
//assign AIN5 =  200;
//assign AIN6 = 1000;
//// end




//---------------------------------------------------------
//    ADC SPI interface 
//---------------------------------------------------------
//
//
//Orion_MCP ADC_SPI(.clock(pll_3072), .SCLK(ADCCLK), .nCS(nADCCS), .MISO(ADCMISO), .MOSI(ADCMOSI),
//                   .AIN1(AIN1), .AIN2(AIN2), .AIN3(AIN3), .AIN4(AIN4), .AIN5(AIN5), .AIN6(AIN6), .pk_detect_reset(pk_detect_reset), .pk_detect_ack(pk_detect_ack));
//
////

Значения для регистров ADF прописываются в файле adf.v, группами по 6 значений для каждого диапазона по порядку, там должно быть интуитивно понятно

[EU1SW]

И необходимо помнить, что реальных приемников 2, и интерфейс 100 МБит, поэтому на текущий момент PureSignal правильно работает только при выборе хардвера Hermes. При этом теряется часть оперативного управления функционалом, управления вторым АТТ и выбором номера АЦП для второго приемника. Но можно временно переключить хардвер на анан-100D, выставить и выбрать, и затем переключиться обратно. Настройки будут запомнены, по крайней мере в последней PSDR запоминаются. Т.е. если второй АЦП будет использоваться для фазового подавления помех, то неудобств в оперативном использовании быть не должно. Второй АЦП по умолчанию назначен на второй приемник. Аттенюацию тоже не нужно каждый раз регулировать. Для любых других применений, когда не нужен PureSignal (выключен в настройках), выставляем тип хардвера анан-100D|200D.
Иначе при выборе анан-100D|200D, включенном PureSignal будет максимальная доступна частота 192 кгц, при 384 продублированные сигналы с двух приемников на 6 потоков не влазят в 100 МБит канал, и все тупит и скрипит. Но PureSignal все равно будет работать некорректно даже при 192 кгц, ввиду невозможности (пока, не знаю, может быть получится в будущем совместить) корректного отображения 2х приемников на те потоки, которые ожидает получить PSDR.

[EU1SW]

выходной MRF9120, +24 вольта с DC-DC, 2 витка вторички в выходном трансформаторе, 50 ватт PEP на 10 метрах, продукт имд3 -24 дБ относительно тона (без Puresignal)
Драйвер RD06HVF1 от 12 вольт, раскачивается выходом ЦАП, пока так и оставлю.

[EU1SW]

Скрин с Puresignal и хардвер ANAN-100D, 50 W PEP c mrf9120, теперь работает, дособираю тандем мач к медленному АЦП, переназначу пины адфки и перезалью