Бюджетный двухканальный модульный DDC/DUC КВ|УКВ ПЧ

[EU1SW]

В продолжение темы http://www.cqham.ru/forum/showthread...-%F1-%C0%EB%E8 бюджетных модульных трансиверов предлагается вариант исполнения на основе модуля содержащего 2 канала АЦП AD9226, 12 битный АЦП, 65 М.
Пример https://ru.aliexpress.com/item/FREE-...563131271.html
Для постепенного расширения, с целью снизить первоначальные затраты и порог вхождения возможна комплектация двумя одноканальными модулями https://ru.aliexpress.com/item/RS485...827169756.html
Степень и глубина доработки модулей зависит от степени и желания дорабатывающего, для старта достаточно выпаять входной резистивный делитель, и на освободившиеся пятаки запаять ФНЧ 30 МГц третьего порядка и его нагрузку 50 Ом, для согласования с антенной, для приема 160-80-40 этого более чем достаточно. Без доп. УВЧ, при использовании полноразмерных антенн, на 40 метрах обычный эфирный шум диапазона в тихой сельской местности превышает уровень шумов АЦП на 1-2 балла шкалы S-метра. WSPR, JT - без проблем. Вещалки не мешают.
В продвинутом варианте вся входная часть заменяется на ФНЧ, и трансформатор 1:2, согласно даташита, за счет исключения ОУ понижает шум АЦП еще балл.
Базовый модуль ПЛИС Альтера Циклон 4 обьемом 22К ячеек
Пример https://ru.aliexpress.com/item/FPGA-...834586200.html
Для загрузки прошивки необходим USB-Blaster, для тех, у кого нет, возможен комплект https://ru.aliexpress.com/item/FPGA-...834582202.html
Сетевой обмен последством модуля PHY 100Мбит
пример https://ru.aliexpress.com/item/Lan87...673201037.html
Набортный ввод/вывод аудио - модуль WM8731
пример https://ru.aliexpress.com/item/FREE-...674210328.html
Доработка модуля описана здесь http://www.cqham.ru/forum/showthread...=1#post1497262
Опорный генератор 122,88 МГц, возможны варианты установки CMOS или PECL, ПП предполагает возможность задействовать внешний источник опорной частоты, Гиацинт, к примеру, тут возможны варианты, я еще не определился, в текущей прошивке не поддерживается.
Модули тактируются половинный значением опорной, т.е. 61,44 МГц, ЦАП - полной скоростью
TX ЦАП DAC904 или AD9744 (для 9744 25-й пин соединить с 26-м капелькой припоя)
Текущая прошивка поддерживает выходной рейт 48/96/192/384, 2 независимых RX, 1 TX, регулировку мощности, набортное аудио, формирование огибающей CW и самоконтроль в ФПГА.
В архиве исходники и файлы прошивки под приложеный lay.
На ПП разведен буферный каскад на BFG591, можно использовать в зависимости от сферы применения, как буфер опорника для смесителей трансвертеров, либо как буфер выхода ЦАП (перемычка из тонкого коаксиала).
Выход ЦАП можно паять под свои нужды, либо трансформатор, либо просто резистивная нагрузка, в зависимости от того, какой уровень выхода нужен, на резисторах -10 дБм, с трансформатором до +5-6 дБм
Разводил под VCXO с выходом PECL, прислали CMOS, в общем все запаивать не нужно, руководствуйтесь здравым смыслом и схемами из предыдущей темы. В ПП сделаны вырезы под разъем PHY и разъем программирования ФПГА. Доработки разводки, с условием последующей публикации в теме, естественно приветствуются.
Для примера компоновки фото плат и "бутерброда", АЦП не показан, расположен на шлейфе, на плате трансвертеров 144.
На шлейфе естественно можно подключить и AD6645, с прошивками из предыдущей темы, откорректировав распиновку, освободившиеся пины вторым шлейфом завести на плату коммутации ДПФ.
Исходные коды и разводка ПП представлены "как есть" и могут использоваться с любыми целями, в пределах исходных лицензий, развитие ведется автором в свободное время, претензии по недостатку функционала/"не так должно работать" не принимаются

Квартус у меня 15.0 не изменился с предыдущего проекта, ответы на многие вопросы можно попробовать сначала посмотреть по ссылке в начале поста, используя предыдущую тему как ФАК

Дополнение для этого модуля:


Описание модификации от Сергея, пост 82.
----------------------------------------------------------------------------------------

Комментарий модератора

1. UN7RX:
2. Всех предупреждаю - авторские ветки на CQHAM будут модерироваться предельно жестко. Если вам что-то не нравится, вы в них просто не заходите, а за наезды на авторов будут баны вплоть до пожизненных. Никаких шуток!

[EU1SW]

Параметры из даташитов везде выбирались ближе к частоте входного сигнала 14 МГц.

И, суда по расчетам, тактовая выбиралась максимально возможная, верно?

[Sergey_gh]

Да. Указанная во втором столбце. Во вложении экселевский файл. Там можно посмотреть не напутал ли я чего в расчётах

[Livas60]

Актуальны ли будут для сообщества измерения данного АЦП в зонах Найквиста высших порядков?

Да, Сергей. Интересует этот вопрос.

[UN7RX]

Делал для себя табличку, когда изучал этот вопрос.

О, какая интересная таблица, спасибо!

[EU1SW]

Там можно посмотреть не напутал ли я чего в расчётах

Да неее... Спасибо за исходник, очень удобно и показательно будет сравнивать АЦП одного класса при одном и той же номинале тактовой, processing gain уже не будет влиять

[EU1SW]

AD9226, два варианта входа, штатный на AD8132, затем сдул и заменил трансформатором, в обоих случаях, при тактовой 61.44 МГц разница в калибровке между 14 и 145 МГц порядка 1 дБ, т.е. вперед и с песнями. Для нормального приема на 145 нужен будет полосовой фильтр перед АЦП, и усиление не менее 30 дб (лучше разделить на 2 каскада, и между ними еще полосовичок)
Проблема в другом, нельзя продолжать использовать деление на 2 внутри ПЛИС, и тактировать даже 12 битный АЦП с пина ПЛИС, джиттер просто убивает... (
Сегодня уже не успел, завтра прилеплю внешний триггер

[EU1SW]

Ну, собственно как убивает, просто валит насмерть... Ширпотребские 100 дбц/гц.
Вот только АЦП может -140 обеспечить, совершенно нельзя столько терять.
Или VCCIO грязное, или по земле, или все вместе.
Но подозрительно в этом то, что абсолютная величина шума очень коррелирует с даташитным значением у Альтеры, они приводят джиттер 200 пс пик-ту-пик. В общем внешний делитель на 74ac74 покажет, кому там в рот ноги...

[alex_m]

Альтеры приводят джиттер 200 пс пик-ту-пик.

в таком случае можно si5351 использовать, у неё джиттер по документации порядка 40-70 пс пик-ту-пик. Если использовать целочисленный делитель для мультисинта, то можно заметно меньше получить.
Мне к сожалению такой джиттер померять нечем, поэтому сколько точно получается сложно сказать.

[ra3tes]

в таком случае можно si5351 использовать, у неё джиттер по документации порядка 40-70 пс пик-ту-пик

В данном случае это нипричем. Когда пытался разобраться в проекте, там частота для тактирования АЦП формируется с помощью PLL ПЛИС.
Мне это не очень понравилось, когда увидел.
Я не программер, но в ПЛИС, по моему, можно сделать делительна 2, это будет по проще, с механической точки зрения, при этом шумовые характеристики опорного генератора улучшатся на коэф. деления, примерно.
Если ошибаюсь, прошу прощения :-)

[VFO]

Там так и сделано. PLL используется для формирования сетки частот для "внутренних нужд" FPGA и никак не влияет на шумовые характеристики. И вообще, в данном применении джиттер тактового сигнала важен только в точке преобразования аналогового сигнала в цифровой и цифрового в аналоговый. Внутри цифрового домена это не имеет значения, поскольку все процессы происходят синхронно тактовой частоте, а чаще приходят тактовые импульсы или реже триггерам всё равно.