Ну да, 16-18 относятся сразу ко всем трем. Потом я записывал в 16-й 00001100 (изменил потом и стал записывать 0x4F, сигнал стал чище, до этого на экране программы mixv виднелись шумы, или спуры, вобщем палки по бокам)
Ну да, 16-18 относятся сразу ко всем трем. Потом я записывал в 16-й 00001100 (изменил потом и стал записывать 0x4F, сигнал стал чище, до этого на экране программы mixv виднелись шумы, или спуры, вобщем палки по бокам)
в 16-й 0b00001100 -> 0x4F
сл.
Register 16. CLK0 Control, 1:0 CLK0_IDRV[1:0] CLK0 Output Rise and Fall time / Drive Strength Control с 00: 2 mA на 11: 8 mA.
Таким образом, анализ на спуры неверен. Например, используйте тот же уровень выходного сигнала.
Последний раз редактировалось veso74; 11.12.2022 в 10:48.
Запустил оба выхода. Еще в описании http://microsin.net/adminstuff/hardw...ister-map.html нашел ошибку - в 36-ом регистре сдвиг должен быть как и в 28-ом в правую часть а не в левую, там 2 бита P1
Si5351 работает в приемнике, ПЧ=9МГц. Оба смесителя - сам смеситель и детектор - SA612. При работе без антенны, то есть при отсутствии сигнала на некоторых частотах прослушиваются интереференционные шумы, причем скорее не свисты а свист с шипением, похожий на самовозбуждение. При прикасании к проводам, ведущим от синтезатора в плату (длина проводов около 10 см, может меньше) тон меняется то есть - Звучит как самовозбуждение. Когда с синтезатора берется только сигнал гетеродина, то есть VFO а в качестве опорника кварцевый генератор, такого нет. Шумы слабые, при работе с антенной 5м и вовсе не заметны, но есть. В чем дело? На сам тракт я не думаю потому что когда использовался AD9835+КВ.генератор такого тоже не было ни в нормальном корпусе ни в разложенной как попало на столе схеме
А вот если используются 2 выхода, первый работает от PPLA, второй от PLLB, то не нужно ли так чтобы в первой PLL частота была выбрана 900МГц а во второй уже 600МГц или наоборот. Вобщем разные частоты. У меня в обоих выбрана частота 900МГц
PLLA и PLLB независимы друг от друга, при частоте от 600 MHz до 900 MHz (настоящяя далеко за пределами), программист выбирает частоту. Чем выше, тем выше вероятность получить низкой фазовой шум. Лучше быть ближе к верхнему концу, а также выполнить до выхода четное деление (последнее деление /2). К какому выходу какой PLL подключаете, зависит от Вас (reg. 16, 17, 18: MSх_SRC). В AN619 описан математический аппарат, а также регистры.
То есть можно и например 700 выбрать? я думал, только два варианта, а потом уже она делится и умножается. Когда читал даташит там было написано "600 или 900" а не от "600 до 900"
В AN619 всегда было написано так: от 600 до 900 MHz.
Почти в каждом коде, распространенном в и-нте, FVCO считается динамическим в зависимости от частоты, вплоть до верхней границы и /2. Можно и "жестким" числом, но придется использовать fractional коэффициенты для Output_Multisynthx. А так коеф. целое число и делится на два (вероятно с минимально возможного фазового шума).Код:Each PLL generates an intermediate VCO frequency in the range of 600 to 900 MHz using a Feedback Multisynth.
Самый используемый метод управления: Si5351A Synthesizer demo code
Последний раз редактировалось veso74; 21.02.2023 в 12:55.
Другими словами, VСO freq. получается в результате умножения кварца на такой множитель, при котором в мультисинке её будет нестыдно поделить на четный делитель максимально близко к заданной выходной частоте. Баланс между множителем и делителем и есть та самая "изюминка". План же в апноте выдуман "от балды", и следовать ему после изучения процесса не обязательно.
Последний раз редактировалось ozforester; 21.02.2023 в 15:40.
Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)