Приемник был на частоте 28 МГц. На первом плане была звуковая панорама, на втором - поправка к кварцу и демодуляция, на третьем - спектр с водопадом, на четвертом - мигающий разряд генератора в режиме редактирования частоты. Да, делается программный pll ресет (177) в каждом цикле режима, так как частота в генераторе изменяется десятичными разрядами в том числе и десятками мегагерц, а изменение частоты отслеживать, не актуально. После редактирования обмен прекращается и с сишкой, и с дисплеем. Клок i2c около 190 кГц, период главного цикла около 2 Гц. Вобще-то выступление было к теме про Синтезатор на меге2560, где шла речь о воздействии помех по квадратной шине на сишку, просто решил запостить в этой, как в более общей. Акцент на реабилитации i2c. (:
Проделал повторный эксперимент. Видео с ресетом pll и выключением output на время программирования по даташиту (pll_output), видео только с ресетом pll (pll_only), видео без ресета pll с отстройкой (wo_pll). Частота прежняя, 28 МГц. Видно что с ресетом и выключением - горбов в частотном домене больше и они уже, если только с ресетом - их количество меньше и они шире, без ресета - горбов нет совсем. (повторил трижды) На сдр трансиверах, кстати, замечал хлопки при пересечении определенной частоты внутри диапазонов, видимо это как раз смена делителей с необходимостью софт-ресета. Ну и ладно. Просто пока все на столе, можно потыкать кнопки и снять кино. Ничего нового. Лучше обратите внимание на Osc >> 5, вот это свежатинка. (-: И, кстати, чтобы два раза не вставать спрошу, как в Си после обычной операции деления двух целых чисел достать остаток? Неужели ассемблерную вставку делать или надеяться, что компилятор сам догадается объединить две операции деления и получения остатка от деления в одну по регистрам?