И при этом кварц XTAL1 был запаян? Если ХА - вход инвертора генератора, а ХВ - его выход, то да, можно подавать на ХА внешний клок, но скорее всего и запуск одной сишки с кварцем, а привязка второй ее входом ХА через конденсатор к выходу ХВ первой должна нормально работатьСообщение от RC3UE
Спасибо от ozforester
А кварц там зачем? Или он работает если исключить XO? при этом одна Si тактирует вторую, я правильно понял?
Я как раз одновременно с вами про это спросил. Раз будет работать, то хорошо, на плате размещу вторую с тактированием от кварца, чтобы XO не искать
Теперь второй вопрос - у меня нормально работает на один выход - использовал код из примера, где одна функция выдает pllreg[8u] а вторая multisynth[8u].
Когда будет задействовано всего 2 выхода (такого я еще не проделывал, пока с одним возился), то эти pll и multisynth могут для второго выхода быть свои, никак не зависящие от первых?
Последний раз редактировалось SoundMaster; 10.12.2022 в 11:37.
---
Какой сигнал откуда берет сигнал зависит от кода: можно из первого - общего, можно из второго - отдельного. (В первом случае понадобится для второго выхода: дробный коэффициент).
Последний раз редактировалось RU9CA; 10.12.2022 в 21:35.
А это чем определяется? Кроме PLL и Multisynth я предварительно записывал в регистры 16-18,15,183,177,3, это ими определяется?
Выясните, что означает каждый бит в регистрах (AN619). Как формируется сигнал от кварцевого резонатора до выхода. Через какие узлы он проходит. Нет простого пути (одним предложением/сообщением).
Другой (простой) вариант: публичные прогр. коды/библиотеки для Si. Прекрасно работают (каждый: со своими особенности).
Да я уже писал что все эти библиотеки у меня с таким трудом начинают правильно работать, что проще самому эти злосчастные несколько байтов или строк расписать. Это и потому что у меня windows xp и студия AVR4, все современное не ставится. По сути надо "распотрошить" всего 5 байт, то есть расписать и разобраться с ними. Регистры 17 и 18 по-моему к остальным выходам относятся и в моем варианте с одним выходом вообще были не нужны. Ладно, займусь
Байтов немного больше. И ОС значения не имеет - winXP отлично справляется (с теми инструментами, которые можно туда установить).
Посм., цитат из AN619:
Bit, Name, Function
3:2 CLK0_SRC[1:0] Output Clock 0 Input Source. These bits determine the input source for CLK0.
00: Select the XTAL as the clock source for CLK0. This option by-passes both synthesis stages (PLL/VCXO & MultiSynth) and connects CLK0 directly to the oscillator which generates an output frequency determined by the XTAL frequency.
01: Select CLKIN as the clock source for CLK0. This by-passes both synthesis stages (PLL/VCXO & MultiSynth) and connects CLK0 directly to the CLKIN input. This essentially creates a buffered output of the CLKIN input.
10: Reserved. Do not select this option.
11: Select MultiSynth 0 as the source for CLK0. Select this option when using the
Si5351 to generate free-running or synchronous clocks.
Тогда вот такой вопрос - чтобы получить сигнал с выхода out00 я вначале записываю "предварительные " регистры 16-18,15,183,177,3, а потом pll и multisynth. И получаю сигнал. Чтобы активировать out01 мне также надо загрузить эти предварительные уже для out01 и затем снова уже свои другие pll и multisynth правильно? Выход out00 при этом работает как и работал. Это правильно? Вариант с тремя выходами я пока не рассматриваю
Да, для индивидуальные регистри. Но для общие регистры: измените только соответствующие биты.
- вариант 1: прочитайте старое состояние reg, измените бит/биты, запишите reg.
- вариант 2: измените бит/биты в "shadow registers" (копие регистров в RAM) и последующая запись reg/regs.
Оба метода имеют преимущества и недостатки.
Последний раз редактировалось veso74; 10.12.2022 в 19:11.
Неправильно.
Хотя бы потому, что регистры указаны для трех выходов, когда речь об одном. Нужно лучше изучать матчасть.
Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)
Ваши права
