Если для получения противофазных последовательностей импульсов используется делитель на 2 (счетный триггер, как на приведенной мной схеме), то на его вход подается удвоенная частота, т.к. триггер ее делит пополам. 74AC74 при напряжении питания 5В спокойно выдаст ва 50МГц.
Если же используется логическая схема на элементах "исключающее или", например, 74VHC86 или 74AC86, то удвоенную частоту на вход формирователя подавать не нужно.
Нет, к сожалению 50 мГц мне недостаточно - 50мГц верхняя граница приема, ПЧ=70МГц, так что до 120МГц. Хочу сделать тракт - ВЧ-ПЧ с высокой динамикой, потом кварцевый фильтр с полосой около 50кГц, такие в продаже встречаются и не редкость, а потом цифровой тракт на ПЛИС - суперских АЦП и опорных генераторов с малым джиттером тогда не нужно
Спасибо от I-Denis
Для нижнего гетеродина наверняка окажется много поражённых частот, думаю, что даже ну очень поражённых Там не о подавлении первой ПЧ уже придётся думать
Ссылка первую или одну из первых публикаций на русском о смесителе типа "H" микросхеме FST3125
http://ra3ggi.qrz.ru/UZLY/fst3125.htm
Последний раз редактировалось sgk; 20.08.2020 в 20:46.
Сергей, это их радиолюбительское сообщество в Британии, как ARRL в Штатах https://rsgb.org/main/blog/tag/ukac/ , и название их журнала тоже
Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)