микросхема чередующая на двух выходах 0 и 1

[Redna]

Подскажите микросхему которая будет генерировать на своих двух выходах 0 и 1 в зависимости от сигнала на входе. Т.е. он должен иметь один вход и два выхода. Извените что такие примитивные вопросы задаю здесь, но гуглу объяснить что мне нужно не так просто. Надеюсь, вы поймёте..

[Ivan_007]

Любая микросхема содержащая несколько элементов и-не или несколько элементов не. Как пример 155ла3 или 155лн1. (КМОП версия - 561ла7 или 561лн2)

[IG_58]

Redna, один вход и два выхода, на которых попеременно появляются то ноль, то единица, - это например, триггер со счетным входом. Его легко реализовать, например, из триггера D-типа, соединив его инвертирующий выход с D-входом, тогда каждый импульс поступающий на C-вход будет этот триггер переворачивать, и 0 и 1 на его выходах будут меняться местами.

[Redna]

Ivan_007, Чё-то не понял.
Мне же надо чтобы на выходах обязательно были противоположные сигналы. может правильнее использовать вместе "или-не" с "или"?

[Ivan_007]

а я что на картинке нарисовал? На входе 1 на выходах 1 и 0; на входе 0 на выходах 0 и 1

[IG_58]

Redna, коллега всё правильно нарисовал, это инверторы.

[Redna]

Ivan_007, рисунок позже появился. а сдвига по фазе выходных сигналов не будет на частотах до 1 мгц?

[IG_58]

Сдвиг по фазе будет всегда. Любой элемент обладает инерционностью и запаздыванием, поэтому выходной сигнал изменяется не мгновенно после изменения входного, а с небольшим сдвигом.

[Redna]

тогда эта схема не подходит. может паралелльно использовать "или-не" с "или" - как я выше написал?

[RV3DLX]

Схема приведенная в сообщении 2, естественно будет иметь задержку сигнала на одном из входов, ну и изменение фазы конечно. Микросхемы структуры ECL имеют парафазные выходы, фазы на обоих выходах совпадают с большой точностью.
Юрий.
P.S. В микросхемах структуры TTL и CMOS есть такой элемент, под названием "исключающее или", так вот если на одном из входов этого элемента изменять логический уровень, то этот элемент может передавать сигнал без инверсии, либо с инверсией, задержка при этом не изменяется. Вот такой элемент и нужно применять в схеме, которая приведена в сообщении 2.